555定时器（Timer）因内部有3个5K欧分压电阻而得名。它是一种多用途的模数混合集成电路。它可以方便地组成施密特触发器、单稳态触发器和多个谐振振荡器，成本低廉，性能可靠，已广泛应用于各个领域。

其原理框图如下所示：

其中，2脚TRIG（触发）为外部低电平信号触发端，5脚CONT（控制）为电压控制端。两个内部比较器的参考电压可以通过外部电压来改变。不使用时应使用它。该引脚串联一个0.01u电容接地，防止干扰。 6脚THRES（阈值）为高电平触发端，7脚DISCH（Discharge）为放电端，连接内部放电晶体管的集电极，用作定时器对电容放电。

555定时器最基本的功能就是计时。它本质上是一个单稳态触发器。也就是说，一旦外部信号到来，单稳态触发器就可以产生时间可控的脉冲宽度。这个脉冲的宽度就是我们需要的定时时间。为了更方便地描述555定时器的原理，我们首先用下图所示的电路来模拟单稳态触发电路：

该单稳态触发电路是由负脉冲触发的，所以我们设置周期为50ms，高电平宽度为49ms，即负脉冲（低电平）宽度为1ms。仿真波形如下图所示：

从波形图可以看出，每当有负脉冲（低电平）信号（橙色）到来时，电路就输出一个定宽脉冲（蓝色）。该电路的输出脉冲宽度由电阻R1和电容C1决定，约为1.1R1C1（即1.1倍；1倍；10=11ms），我们放大细节，测量实际输出数据，如图如下图：

仿真输出脉冲宽度约为11.0347ms，与理论值非常接近。为了进一步分析电路的工作原理，我们使用四通道示波器跟踪下图所示的三个信号波形：

其波形如下图所示：

该波形与之前的波形相同，只是添加了THR 和DIS 引脚（连接在一起）的波形。我们放大一部分如下图所示：

555芯片内部的3个5K电阻提供5V直流电源电压，其中2/3（约3.3V）提供给比较器CMP1的同相端，1/3（约1.6V）提供给比较器CMP1的同相端。比较器CMP2的反相端。比较器CMP1的反相端通过电容C1接地。电路刚上电时，由于电容C1两端的电压不能突然变化，反相端电压低于同相端，所以比较器CMP1输出高电平H（由于RS触发，转换器为数字逻辑，因此后续电路以高电平H和低电平L来区分）。对于比较器CMP2，同相端默认电平为高电平（负脉冲触发），比反相端电压高1.6V。因此，比较器CMP2的输出也是高电平H。

由于R=H，S=H，RS触发器处于状态保持状态，所以我们假设555计时芯片处于复位状态。此时触发器输出为高电平H（也可以为低电平，最终结果是一样的），经过一个反相器NOT后，电路输出为低电平L，其状态如图所示如下图所示：

另一方面，触发输出的高电平H使晶体管Q1饱和导通。此时第7引脚DISCH被拉至低电平L（相当于电容C1处于放电状态）。该引脚还连接到比较器CMP1。反相端同电位，比较器CMP1的输出保持高电平，此时电路处于稳定状态，输出为低电平。关注电子制作站dzzzzcn。在这孤独的夜晚，一边静静等待外部触发信号的到来，一边享受星夜，如下图：

如果外部触发（低电平）信号尚未到来，电路将保持输出低电平L，波形如下图所示：

黄天得到了回报，终于等到了期待已久的负电平触发脉冲。比较器CMP2的同相端电压低于反相端电压，输出低电平L。由于R=H，S=L，RS触发器处于置位状态，输出低电平L 。一方面，反相器NOT输出高电平H，另一方面，晶体管Q1截止。此时，直流5V电源通过电阻R1对电容C1充电，第六脚THRESHOLD电位开始上升。如下图所示：

在电容C1上的电压未超过3.3V（即VCC的2/3）之前，比较器CMP1的输出状态不会改变，如下图所示：

在电容C1充电过程中，如果输入的低电平触发脉冲撤回（即当前输入为高电平H），则比较器CMP2的输出为高电平H。由于R=H，所以S=H ，RS触发器处于保持状态。不影响电路的输出状态，如下图所示：

当电容C1上的电压超过3.3V时，比较器CMP1输出低电平L。由于R=L，S=H，触发器处于置位状态，输出高电平H。一方面，经过反相器不输出低电平L，如下图所示：

另一方面，触发输出的高电平H使晶体管Q1饱和导通。此时第7引脚DISCH被拉至低电平L（相当于电容C1处于放电状态）。该引脚还连接到比较器CMP1。反相端同电位，保持比较器CMP1的输出为高电平H。此时电路恢复稳定状态，输出为低电平。又是一个孤独的夜晚，一边静静地等待着外部的触发信号。抵达后，一边欣赏星夜，如下图：

此时波形如下图：

当然，在电容C1充电期间，输入触发信号可以保持低电平。当电容C1充电超过VCC的2/3时，比较器CMP1输出低电平。此时，R=L，S=L。理论上RS触发器不允许这种状态，所以触发器输出始终为低电平L，即电容C1一直充电直到电压为5V，如下图

这也被认为是稳定状态，但这种状态是不允许出现的。也就是说，触发信号的宽度至少不能长于时序的宽度。